Моделирование устройств автоматики на элементах памяти с существенными нелинейными задержками

Abstract

RU: Предложен компьютерный метод моделирования устройств автоматики, построенных на элементах памяти с существенными нелинейными задержками как с фиксацией воздействия, так и без фиксации воздействия. При моделировании элементов памяти, выполненных на электромагнитных приборах, запоминающих предыдущее воздействие, предложено применять многотактную схему замещения. В зависимости от требуемой точности в модели на один элемент памяти может быть использовано до четырех каналов задержки с различным количеством однотактных логических элементов памяти и один внутренний элемент памяти на J-K триггере. Представлены выражения, определяющие выходные сигналы модели с учетом времени реакции на входное воздействие и на коммутацию исполнительной цепи, приведен пример.

UK: Запропоновано комп’ютерний метод моделювання пристроїв автоматики, побудованих на елементах пам’яті з суттєвими нелінійними затримками як з фіксацією впливу, так і без фіксації впливу. При моделюванні елементів пам’яті, виконаних на електромагнітних приладах, запам’ятовуючих попередній вплив, запропоновано застосовувати багатотактну схему заміщення. Залежно від потрібної точності у моделі на один елемент пам’яті може бути використано до чотирьох каналів затримки з різноманітною кількістю однотактних логічних елементів пам’яті й один внутрішній елемент пам’яті на J-K тригері. Запропоновані вирази, які визначають вихідні сигнали моделі з урахуванням часу реакції на вхідний вплив і на комутацію виконуючих кіл, наведено приклад.

EN: The paper proposes a computer method of modelling automatic devices, based on the memory elements with essential nonlinear delays, both with and without fixation of influence. In the procedure of memory elements modelling, performed on electromagnetic devices, remembering the previous influence, it is proposed to use a multi-cycle substitution scheme. Depending on the required accuracy, the model can use up to four delay channels with different number of single-cycle logic elements of memory per one memory element, and one internal memory element, based on a J-K trigger. The expressions have been provided, determining the model’s output signals, with account of the time of reaction upon the input influence and upon the commutation of executive circuit. The findings have been illustrated by an example.